JFET는 정션 게이트 전계 효과 트랜지스터 입니다. 일반 트랜지스터는 바이어 싱을 위해 전류가 필요한 전류 제어 장치 인 반면 JFET는 전압 제어 장치입니다. 이전 튜토리얼에서 본 것처럼 MOSFET과 동일하게 JFET에는 3 개의 터미널 Gate, Drain 및 Source가 있습니다.
JFET는 아날로그 전자 장치에서 정밀 레벨 전압 작동 제어를위한 필수 구성 요소입니다. JFET를 전압 제어 저항 또는 스위치로 사용하거나 JFET를 사용하여 증폭기를 만들 수도 있습니다. 또한 BJT를 대체하는 에너지 효율적인 버전입니다. JFET는 낮은 전력 소비와 상당히 낮은 전력 손실을 제공하여 회로의 전반적인 효율성을 향상시킵니다. 또한 BJT보다 큰 장점 인 매우 높은 입력 임피던스를 제공합니다.
트랜지스터에는 여러 유형이 있으며 FET 제품군에는 JFET와 MOSFET의 두 가지 하위 유형이 있습니다. 이전 튜토리얼에서 MOSFET에 대해 이미 논의 했으므로 여기서는 JFET에 대해 알아 봅니다.
JFET의 유형
MOSFET과 마찬가지로 N 채널 JFET와 P 채널 JFET의 두 가지 하위 유형이 있습니다.
N 채널 JFET 및 P 채널 JFET 회로도 모델은 위 이미지에 나와 있습니다. 화살표는 JFET의 유형을 나타냅니다. 게이트에 표시된 화살표는 JFET가 N- 채널임을 나타내고 다른 한편으로 게이트의 화살표는 P- 채널 JFET를 나타냅니다. 이 화살표는 또한 채널과 게이트 사이에 형성된 PN 접합의 극성을 나타냅니다. 흥미롭게도 영어 니모닉은 이것입니다. N- 채널 장치의 화살표는“Points i n ”을 나타냅니다.
드레인 및 소스를 통해 흐르는 전류는 게이트 터미널에 적용된 전압에 따라 달라집니다. N 채널 JFET의 경우 게이트 전압은 음수이고 P 채널 JFET의 경우 게이트 전압은 양수입니다.
JFET의 구성
위의 이미지에서 JFET의 기본 구성을 볼 수 있습니다. N- 채널 JFET는 N- 타입 기판에서 P- 타입 재료로 구성되는 반면 N- 타입 재료는 P- 채널 JFET를 형성하기 위해 p- 타입 기판에서 사용됩니다.
JFET는 반도체 재료의 긴 채널을 사용하여 구성됩니다. 구성 공정에 따라 JFET에 많은 양의 전하 캐리어 (정공이라고 함)가 포함되어있는 경우 P 형 JFET가되고, 음전하 캐리어 (전자라고 함)가 많은 경우 N 형이라고합니다. JFET.
반도체 재료의 긴 채널에서 각 끝에 옴 접촉이 생성되어 소스 및 드레인 연결을 형성합니다. PN 접합은 채널의 한쪽 또는 양쪽에 형성됩니다.
JFET의 작동
JFET의 작동을 이해하는 가장 좋은 예는 정원 호스 파이프를 상상하는 것입니다. 정원 호스가 그것을 통해 물의 흐름을 제공한다고 가정하십시오. 호스를 짜면 물의 흐름이 줄어들고 완전히 짜 내면 물의 흐름이 제로가됩니다. JFET는 정확히 그런 방식으로 작동합니다. 호스를 JFET로 바꾸고 물의 흐름을 전류로 바꾸고 전류가 흐르는 채널을 구성하면 전류 흐름을 제어 할 수 있습니다.
게이트와 소스에 전압이 없으면 채널은 전자가 흐를 수 있도록 넓게 열린 부드러운 경로가됩니다. 그러나 역 극성으로 게이트와 소스 사이에 전압이 가해지면 PN 접합이 역 바이어스되고 공 핍층을 증가시켜 채널을 좁게 만들고 JFET를 차단 또는 핀치 오프 영역에 둘 수 있습니다.
아래 이미지에서 포화 모드와 핀치 오프 모드 를 볼 수 있으며 공 핍층이 넓어지고 전류 흐름이 줄어드는 것을 이해할 수 있습니다.
JFET를 끄려면 N 형 JFET에 대해 V GS 로 표시된 소스 전압에 음의 게이트를 제공해야합니다. P 형 JFET의 경우 포지티브 V GS 를 제공해야합니다.
JFET는 공핍 모드에서만 작동하는 반면 MOSFET에는 공핍 모드와 향상 모드가 있습니다.
JFET 특성 곡선
위의 이미지에서 JFET는 가변 DC 전원을 통해 바이어스되어 JFET의 VGS 를 제어합니다. 또한 드레인과 소스에 전압을가했습니다. 변수 V GS를 사용하여 JFET의 IV 곡선을 그릴 수 있습니다.
위의 IV 이미지에서 V GS 전압 의 세 가지 값인 0V, -2V 및 -4V에 대한 세 가지 그래프를 볼 수 있습니다. Ohmic, Saturation 및 Breakdown 영역의 세 가지 영역이 있습니다. 동안 오믹 영역 은 JFET의 전류 흐름이 적용된 전압에 의해 제어되는 전압 제어 저항처럼 동작한다. 그 후 JFET는 곡선이 거의 직선 인 포화 영역에 들어갑니다. 이는 전류 흐름이 V DS 가 전류 흐름을 방해하지 않을 만큼 충분히 안정적이라는 것을 의미합니다. 그러나 V DS 가 허용 오차보다 훨씬 크면 JFET는 전류 흐름이 제어되지 않는 항복 모드 가됩니다.
이 IV 곡선은 P 채널 JFET에서도 거의 동일하지만 차이가 거의 없습니다. V GS 및 핀치 전압 또는 (V P)가 동일 하면 JFET는 차단 모드로 전환됩니다. 또한 위의 곡선에서와 같이 N 채널 JFET의 경우 V GS가 증가 하면 드레인 전류가 증가합니다. 그러나 P 채널 JFET의 경우 V GS가 증가 하면 드레인 전류가 감소합니다.
JFET의 바이어스
적절한 방식으로 JFET를 바이어스하기 위해 다양한 유형의 기술이 사용됩니다. 다양한 기술에서 다음 세 가지가 널리 사용됩니다.
- 고정 DC 바이어스 기법
- 자기 바이어스 기법
- 잠재적 분배 자 바이어스
고정 DC 바이어스 기법
N 채널 JFET의 고정 DC 바이어스 기술에서 JFET의 게이트는 JFET의 VGS 가 항상 음으로 유지 되는 방식으로 연결됩니다. JFET의 입력 임피던스가 매우 높기 때문에 입력 신호에서 부하 효과가 관찰되지 않습니다. 저항 R1을 통한 전류 흐름은 0으로 유지됩니다. 입력 커패시터 C1에 AC 신호를 적용하면 신호가 게이트에 나타납니다. 이제 옴 법칙에 따라 R1의 전압 강하를 계산하면 V = I x R 또는 V 강하 = 게이트 전류 x R1이됩니다. 게이트로 흐르는 전류가 0이므로 게이트의 전압 강하는 0으로 유지됩니다. 따라서이 바이어스 기술을 통해 고정 전압 만 변경하여 V GS 를 변경함으로써 JFET 드레인 전류를 제어 할 수 있습니다.
자기 바이어스 기법
자체 바이어 싱 기술에서는 소스 핀에 단일 저항이 추가됩니다. 소스 저항 R2 양단의 전압 강하는 VGS 를 생성 하여 전압을 바이어스합니다. 이 기술에서 게이트 전류는 다시 0입니다. 소스 전압은 동일한 옴 법칙 V = I x R에 의해 결정됩니다. 따라서 소스 전압 = 드레인 전류 x 소스 저항기. 이제 게이트-소스 전압은 게이트 전압과 소스 전압의 차이에 의해 결정될 수 있습니다.
게이트 전압이 0이기 때문에 (게이트 전류 흐름이 0이므로 V = IR, 게이트 전압 = 게이트 전류 x 게이트 저항 = 0) V GS = 0 – 게이트 전류 x 소스 저항. 따라서 외부 바이어 싱 소스가 필요하지 않습니다. 바이어 싱은 소스 저항의 전압 강하를 사용하여 자체적으로 생성됩니다.
잠재적 분배 자 바이어스
이 기술에서는 추가 저항이 사용되며 회로는 자체 바이어스 기술에서 약간 수정됩니다. R1 및 R2를 사용하는 전위 전압 분배기는 JFET에 필요한 DC 바이어스를 제공합니다. 소스 저항의 전압 강하는 저항 분배기 게이트 전압보다 커야합니다. 그런 식으로 V GS 는 부정적입니다.
그래서 이것이 JFET가 구성되고 바이어스되는 방식 입니다.