합산 증폭기 또는 연산 증폭기 가산기 회로

연산 증폭기 (Opamp)에는 흥미로운 응용 분야가 매우 많으며 이미 연산 증폭기를 사용하여 많은 회로를 만들었습니다. 오늘 우리는 두 개 이상의 입력 전압을 추가하는 Opamp 응용 프로그램을 하나 더 공부할 것이며 회로는 Summing Amplifier 또는 Opamp Adder 라고 합니다. 여기에서는 LM358 Opamp 를 사용 하여 가산기 회로를 시연합니다.

필수 구성 요소:

LM358 이중 작동 증폭기
저항기 1KΩ -4Nos
전원 공급 장치 (opamp + Vcc 및 -Vcc 용) 9 Vdc
2 개의 입력 전압 소스 (합이 <공급 전압이어야 함)
테스트 용 디지털 멀티 미터 DMM

자세히 설명하기 전에 먼저 연산 증폭기와 LM385 에 대해 배웁니다.

연산 증폭기 (Operational Amplifier)

LM358은 내부에 두 개의 독립적 인 전압 비교기 가있는 듀얼 저잡음 연산 증폭기 입니다. 이것은 비교기, 서머, 적분기, 증폭기, 미분기, 반전 모드, 비 반전 모드 등과 같은 다양한 모드에서 구성 할 수있는 범용 연산 증폭기입니다.

LM358에 대해 자세히 알아 보려면 증폭기 및 비교기로 LM358 다양한 회로를 사용하십시오.

반전 연산 증폭기 구성

여기에서는 Inverting Amplifier를 사용하여 Adder 회로를 구축하고 있습니다. 따라서 Inverting Opamp 의 Summing 회로 를 이해하려면 먼저 Inverting Opamp 가 폐쇄 루프 구성에서 어떻게 작동하는지 살펴 봐야합니다. 반전 opamp의 폐 루프 회로는 매우 유용하며 두 가지 가장 중요한 특성을 가지고 있습니다. 이는 opamp를 다양한 응용 분야에서 사용할 수 있도록하며 다음과 같습니다.

폐쇄 루프 구성에서

입력 단자로 흐르는 전류 없음
차동 입력 전압은 V1 = V2 = 0 (가상 접지)이므로 0이거나 opamp는 터미널 중 하나가 접지되지 않은 경우에도 두 입력을 동일한 레벨 또는 동일한 값으로 유지하려고합니다.

아래는 출력에서 입력으로 음의 피드백이 제공되는 폐쇄 루프 반전 OpAmp 회로 입니다. 그리고이 네거티브 피드백으로 인해 반전 입력의 전압은 비 반전 입력의 전압과 같아 져 가상 접지가 생성됩니다.

Inverting Op-amp Gain 공식에서 알 수 있습니다.

이득 (Av) = Vout / Vin = (Rf / Rin)

반전 가산기 회로 / 합산 증폭기 작동:

반전 가산기 회로는 입력 전압이 반전 단자에 주어지고 비 반전 단자가 접지되는 위의 반전 증폭기와 유사하지만 반전 가산기 회로의 차이점은 반전 단자에 여러 입력이 있다는 것입니다. 아래는 반전 입력에 두 개의 입력이있는 반전 가산기 회로 의 회로입니다.

회로에서 비 반전 단자는 접지되고 폐쇄 루프 구성에서 볼 수 있듯이 지점 B의 전압은 지점 A, 0V의 전압과 동일 합니다. 따라서 전류 I1 및 I2는 연산 증폭기의 반전 단자 (낮은 전위)가 아닌 저항 Rf (높은 전위)로 흐릅니다. 얻은 출력 전압은 입력의 합이되고 입력이 비 반전 단자에 적용되기 때문에 사실상 음이됩니다.

다음은 LM358을 사용한 Opamp 가산기 회로 의 실제 구현입니다. 두 개의 입력 전압에 대해 두 개의 개별 배터리 (≈4Vdc 및 ≈2.6Vdc)를 사용했으며 아래 그림에서 멀티 미터에서 두 입력 전압 (6.89v)의 합을 볼 수 있습니다..

반전 연산 증폭기 가산기 회로 분석:

반전 증폭기의 이득 방정식은 다음과 같습니다.

Vout = (Rf / R) Vin

회로에 KCL 적용, I1 + I2 = 경우 (V1-0 / R1) + (V2-0 / R2) = (0-Vo에 / RF) (V1 / R1) + (V2 / R2) = - Vo에 / RF Vo에 = - {*의 Rf (V1 / R1) + (V2 / R2)} ……… 방정식 -1 Vo = - {(RfV1 / R1) + (RfV2 / R2)},

n 개의 입력이 있으면

Vo =-Rf * {(V1 / R1) + (V2 / R2) + ……….. + (V2 / Rn)}

R1 = R2 = Rf = R을 고려해 봅시다.

Vo =-(V1 + V2); R1 = R2 = Rf = R Vo =-(V1 + V2 …… + Vn); (n 개의 입력에 대해)

이것을 단위 이득 반전 가산기 라고합니다.

R1 = R2 = R ≠ Rf이면

Vo =-(Rf / R) (V1 + V2); Vo =- (Rf / R) (V1 + V2 …… + Vn); (n 개의 입력에 대해)

따라서 연산 증폭기 가산기에서 출력 전압은 입력 전압의 합에 비례합니다.

따라서 이것이 다중 입력이있는 폐쇄 루프 구성 의 반전 연산 증폭기를 가산기 또는 합산 증폭기 회로로 사용할 수있는 방법 입니다. 마찬가지로 비 반전 연산 증폭기를 사용하여 연산 증폭기 가산기를 만들 수 있습니다.