Op-Amp (Operational Amplifier) 는 아날로그 전자 장치의 중추입니다. 연산 증폭기는 저항 피드백을 사용하여 차동 입력에서 전압을 증폭하는 DC 결합 전자 부품입니다. Op-Amp는 다양한 방식으로 구성 할 수 있고 다양한 측면에서 사용할 수 있기 때문에 다용도로 인기가 있습니다. 연산 증폭기 회로는 대역폭, 입력 및 출력 임피던스, 이득 마진 등과 같은 몇 가지 변수로 구성됩니다. 연산 증폭기의 다른 클래스는 해당 변수에 따라 사양이 다릅니다. 다양한 IC (집적 회로) 패키지에서 사용할 수있는 연산 증폭기가 많이 있으며, 일부 연산 증폭기에는 단일 패키지에 두 개 이상의 연산 증폭기가 있습니다. LM358, LM741, LM386은 일반적으로 사용되는 일부 연산 증폭기 IC입니다. 연산 증폭기 회로 섹션을 따라 연산 증폭기에 대해 자세히 알아볼 수 있습니다.
연산 증폭기에는 전원 핀과 함께 두 개의 차동 입력 핀과 출력 핀이 있습니다. 이 두 개의 차동 입력 핀은 반전 핀 또는 네거티브 및 비 반전 핀 또는 포지티브입니다. 연산 증폭기는이 두 입력 핀 간의 전압 차이를 증폭하고 Vout 또는 출력 핀에 증폭 된 출력을 제공합니다.
입력 유형에 따라 연산 증폭기는 반전 증폭기 또는 비 반전 증폭기로 분류 될 수 있습니다. 이전 비 반전 연산 증폭기 자습서에서 비 반전 구성에서 증폭기를 사용하는 방법을 보았습니다. 이 튜토리얼에서는 반전 구성에서 op-amp를 사용하는 방법을 배웁니다.
반전 연산 증폭기 구성
그것은 호출 반전 증폭기 연산 증폭기 정확하게 출력 신호의 위상 각을 변경하기 때문에 180 도의 입력 신호에 대하여 위상이. 이전과 마찬가지로 두 개의 외부 저항을 사용하여 피드백 회로를 만들고 증폭기 전체에 폐 루프 회로를 만듭니다.
비 반전 구성에서는 증폭기에 포지티브 피드백을 제공했지만 반전 구성의 경우 연산 증폭기 회로 전체에 부정적인 피드백을 생성합니다.
반전 연산 증폭기 구성에 대한 연결 다이어그램을 보겠습니다.
위의 반전 연산 증폭기에서 R1 과 R2 가 연산 증폭기 회로에 필요한 피드백을 제공 하고 있음을 알 수 있습니다. R2 저항은 신호 입력 저항이고, R1의 저항 피드백 저항이다. 이 피드백 회로는 차동 입력 전압을 거의 0으로 만듭니다.
피드백은 연산 증폭기의 음극 단자를 통해 연결되고 양극 단자는 접지를 통해 연결됩니다. 반전 입력의 전압 전위는 비 반전 입력의 전압 전위와 동일합니다. 따라서 비 반전 입력에 걸쳐 가상 지구 합산 지점이 생성되며, 이는 지상 또는 지구와 동일한 잠재력에 있습니다. 연산 증폭기는 차동 증폭기 역할을합니다.
따라서 반전 연산 증폭기의 경우 입력 단자에 전류가 흐르지 않으며 입력 전압은 공통 가상 접지 소스이므로 두 저항의 피드백 전압과 동일합니다. 가상 접지로 인해 연산 증폭기의 입력 저항은 연산 증폭기의 입력 저항 인 R2와 같습니다. 이 R2는 폐쇄 루프 이득과 관계가 있으며 이득은 피드백으로 사용되는 외부 저항의 비율에 의해 설정 될 수 있습니다.
입력 단자에 전류 흐름이없고 차동 입력 전압이 0이므로 연산 증폭기의 폐 루프 이득을 계산할 수 있습니다. 링크를 따라 연산 증폭기 구성 및 작동에 대해 자세히 알아보십시오.
반전 연산 증폭기의 이득
위의 이미지에는 반전 연산 증폭기와 함께 사용되는 전압 분배기 피드백 저항 인 두 개의 저항 R2 및 R1이 표시되어 있습니다. R1은 피드백 저항 (Rf)이고 R2는 입력 저항 (Rin)입니다. 저항을 통해 흐르는 전류를 계산하면
i = (Vin – Vout) / (Rin (R2) – Rf (R1))
Dout이 구분선의 중간 점이므로 결론을 내릴 수 있습니다.
앞에서 설명한 것처럼 가상 접지 또는 동일한 노드 합산 지점으로 인해 피드백 전압은 0, Dout = 0입니다. 따라서,
따라서 폐쇄 루프 이득에 대한 반전 증폭기 공식 은
이득 (Av) = (Vout / Vin) =-(Rf / Rin)
따라서이 공식에서 다른 세 개의 변수를 사용할 수있을 때 네 개의 변수 중 하나를 얻습니다. 연산 증폭기 이득 계산기를 사용하여 반전 연산 증폭기의 이득을 계산할 수 있습니다.
공식에서 음의 부호를 볼 수 있듯이 출력은 입력 신호의 위상과 대조적 으로 180도 위상차가됩니다.
반전 증폭기의 실제 예
위의 이미지에는 두 개의 피드백 저항이 연산 증폭기에서 필요한 피드백을 제공하는 연산 증폭기 구성이 나와 있습니다. 저항 R2는 입력 저항이고 R1은 피드백 저항입니다. 저항 값이 1K 옴인 입력 저항 R2와 피드백 저항기 R1의 저항 값이 10k 옴입니다. 연산 증폭기의 반전 이득을 계산합니다. 피드백은 음극 단자에 제공되고 양극 단자는 접지에 연결됩니다.
연산 증폭기 회로의 반전 이득 공식-
이득 (Av) = (Vout / Vin) =-(Rf / Rin)
위의 회로에서 Rf = R1 = 10k 및 Rin = R2 = 1k
따라서 Gain (Av) = (Vout / Vin) =-(Rf / Rin) Gain (Av) = (Vout / Vin) =-(10k / 1k)
따라서 이득은 -10 배가되고 출력은 180도 위상차가됩니다.
이제 연산 증폭기의 이득을 -20 배로 늘리면 입력 저항이 같으면 피드백 저항 값은 얼마입니까? 그래서, 이득 = -20 및 Rin = R2 = 1k. -20 =-(R1 / 1k) R1 = 20k
따라서 10k 값을 20k로 늘리면 연산 증폭기의 이득은 -20 배가됩니다.
저항의 비율을 변경하여 연산 증폭기의 이득을 높일 수 있지만 Rin 또는 R2와 같이 더 낮은 저항을 사용하는 것은 바람직하지 않습니다. 저항 값이 낮을수록 입력 임피던스가 낮아지고 입력 신호에 부하가 발생합니다. 에서는 일반적인 경우에 값 10K 4.7K에서 입력 레지스터에 사용된다.
높은 이득이 필요하고 입력에서 높은 임피던스를 보장해야 할 때 피드백 저항의 값을 높여야합니다. 그러나 Rf에서 매우 높은 값의 저항을 사용하는 것도 권장되지 않습니다. 더 높은 피드백 저항은 불안정한 이득 마진을 제공하며 제한된 대역폭 관련 작업에 대해 실행 가능한 선택이 될 수 없습니다. 피드백 저항에 사용되는 일반적인 값은 100k 또는 그보다 약간 더 많습니다.
또한 높은 이득에서 안정적인 작동을 위해 연산 증폭기 회로의 대역폭을 확인해야합니다.
합산 증폭기 또는 연산 증폭기 가산기 회로
반전 연산 증폭기는 연산 증폭기 합산 증폭기 와 같은 다양한 장소에서 사용할 수 있습니다. 반전 연산 증폭기의 중요한 응용 프로그램 중 하나는 합산 증폭기 또는 가상 접지 믹서입니다.
위의 이미지에서 가상 접지 믹서 또는 합산 증폭기는 반전 단자를 통해 여러 다른 신호를 혼합하는 반전 된 연산 증폭기가 표시됩니다. 반전 증폭기 입력은 사실상 접지 전위에있어 오디오 믹싱 관련 작업에서 뛰어난 믹서 관련 응용 프로그램을 제공합니다.
우리가 볼 수 있듯이 다른 입력 저항을 사용하여 음극 단자에 다른 신호가 함께 추가됩니다. 추가 할 수있는 다른 신호 입력의 수에는 제한이 없습니다. 각 다른 신호 포트의 이득은 피드백 저항 R2와 특정 채널의 입력 저항의 비율에 의해 결정됩니다.
또한 다양한 연산 증폭기 기반 회로를 따라 연산 증폭기의 응용 프로그램에 대해 자세히 알아보십시오. 이 반전 연산 증폭기 구성은 액티브 로우 패스 또는 액티브 하이 패스 필터와 같은 다양한 필터에도 사용됩니다.
트랜스 임피던스 증폭기 회로
Op 앰프 반전 증폭기 의 또 다른 용도는 증폭기를 Trans-Impedance Amplifier로 사용하는 것입니다.
이러한 회로에서 연산 증폭기는 매우 낮은 입력 전류를 해당 출력 전압으로 변환합니다. 따라서 Trans-Impedance 증폭기는 전류를 전압으로 변환 합니다.
저 전류를 생성하는 포토 다이오드, 가속도계 또는 기타 센서의 전류를 변환 할 수 있으며 트랜스 임피던스 증폭기를 사용하여 전류를 전압으로 변환 할 수 있습니다.
위 이미지에서 반전 된 연산 증폭기 는 포토 다이오드에서 파생 된 전류를 전압으로 변환하는 트랜스 임피던스 증폭기 를 만드는 데 사용되었습니다. 이 증폭기는 포토 다이오드에 낮은 임피던스를 제공하고 연산 증폭기 출력 전압으로부터 절연을 생성합니다.
위의 회로에서는 하나의 피드백 저항 만 사용됩니다. R1은 고값 피드백 저항입니다. 이 R1 저항의 값을 변경하여 이득을 변경할 수 있습니다. 연산 증폭기의 높은 이득은 포토 다이오드 전류가 저항 R1을 통한 피드백 전류와 동일한 안정적인 조건을 사용합니다.
포토 다이오드에 외부 바이어스를 제공하지 않기 때문에 포토 다이오드의 입력 오프셋 전압이 매우 낮아 출력 오프셋 전압없이 큰 전압 이득을 생성합니다. 포토 다이오드의 전류는 높은 출력 전압으로 변환됩니다.
반전 연산 증폭기의 다른 응용 프로그램은 다음과 같습니다.
- 위상 시프터
- 적분기
- 신호 균형 관련 작업에서
- 선형 RF 믹서
- 다양한 센서는 출력을 위해 반전 연산 증폭기를 사용합니다.