반가산기 회로 구성에 대한 이전 튜토리얼에서 우리는 컴퓨터가 더하기 위해 단일 비트 이진수 0과 1을 사용하고 SUM 및 Carry out을 생성 하는 방법을 보았습니다. 오늘 우리는 Full-Adder 회로 의 구성에 대해 배울 것 입니다.
이진 가산기에 대한 간략한 아이디어가 있습니다. 주로 가산기에는 반 가산기와 전 가산기 의 두 가지 유형이 있습니다. 반가산기에서는 2 비트 이진수를 더할 수 있지만 두 이진수와 함께 반가산기에 캐리 비트 를 더할 수는 없습니다. 그러나 Full Adder Circuit 에서는 두 이진수와 함께 캐리 인 비트를 추가 할 수 있습니다. 이 튜토리얼의 뒷부분에서 보게 될 전체 가산기 회로를 계단식으로 연결하여 여러 비트 이진수를 추가 할 수도 있습니다. 또한 IC 74LS283N 을 사용 하여 Full Adder 회로 를 실제로 시연합니다.
완전 가산기 회로:
그래서 우리는 반가산기 회로 가 추가를 위해 'Carry in'비트를 제공 할 범위가 없다는 큰 단점이 있다는 것을 알고 있습니다. 완전 가산기 구성의 경우 실제로 회로에서 캐리 인 입력을 만들고 다른 두 입력 A와 B와 함께 추가 할 수 있습니다. 따라서 전 가산기 회로의 경우 세 개의 입력 A, B 및 캐리 인이 있습니다. 최종 출력 SUM을 얻고 수행합니다. 따라서 A + B + CARRY IN = SUM 및 CARRY OUT입니다.
수학에 따르면, 우리가 두 개의 절반 숫자를 더하면 우리는 완전한 숫자를 얻게 될 것이고, 여기에서 완전한 가산기 회로 구성에서 같은 일이 일어나고 있습니다. OR 게이트를 추가하여 두 개의 절반 가산기 회로 를 추가 하고 완전한 전체 가산기 회로를 얻습니다.
완전 가산기 회로 구성:
블록 다이어그램을 보겠습니다.
완전 가산기 회로구성은 위의 블록 다이어그램에 표시되어 있으며 두 개의 반 가산기 회로가 OR 게이트와 함께 추가되었습니다. 전반 가산기 회로는 왼쪽에 있으며 두 개의 단일 비트 이진 입력 A와 B를 제공합니다. 이전 절반 가산기 튜토리얼에서 볼 수 있듯이 SUM 및 Carry out의 두 출력을 생성합니다. 전반 가산기 회로의 SUM 출력은 후반 가산기 회로의 입력에 추가로 제공됩니다. 우리는 후반 차 회로의 다른 입력을 통해 캐리 인 비트를 제공했습니다. 다시 SUM out 및 Carry out 비트를 제공합니다. 이 SUM 출력은 전체 가산기 회로의 최종 출력입니다. 반면에 Carry out of First half adder 회로와 Carry out of second adder 회로는 OR 로직 게이트에 더 제공됩니다. 두 개의 Carry 출력의 논리 OR 후, 우리는 완전 가산기 회로의 최종 수행을 얻습니다.
Final Carry out은 최상위 비트 또는 MSB를 나타냅니다.
완전 가산기 내부의 실제 회로를 보면 XOR 게이트 와 추가 OR 게이트 가있는 AND 게이트 를 사용하는 두 개의 절반 가산기를 볼 수 있습니다.
위의 이미지에서는 블록 다이어그램 대신 실제 기호가 표시됩니다. 이전 반가산기 튜토리얼에서 두 개의 입력 옵션 인 XOR 및 AND 게이트 가있는 두 논리 게이트의 진리표를 보았습니다. 여기에 회로에 추가 게이트 OR 게이트 가 추가됩니다.
여기에서 로직 게이트에 대해 자세히 알아볼 수 있습니다.
완전 가산기 회로의 진리표:
같이 전 가산기 회로의 3 개 개의 입력을 처리의 진리표는 또한 3 개의 입력 열 및 두 출력 컬럼 업데이트.
반입 |
입력 A |
입력 B |
합집합 |
수행하다 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
부울 표현으로 풀 가산기 회로 구성을 표현할 수도 있습니다.
SUM의 경우 먼저 A와 B 입력을 XOR 한 다음 다시 Carry in으로 출력을 XOR합니다. 따라서 합계는 (A XOR B) XOR C입니다.
(A ⊕ B) ⊕ Carry in으로 표현할 수도 있습니다.
이제 Carry out의 경우 A AND B OR Carry in (A XOR B)이며 AB + (A ⊕ B)로 더 표시됩니다.
계단식 가산기 회로
지금까지 논리 게이트가있는 단일 비트 가산기 회로의 구성에 대해 설명했습니다. 그러나 두 개 이상의 비트 번호를 추가하려면 어떻게해야합니까?
여기에 완전 가산기 회로의 장점이 있습니다. 우리는 할 수 있습니다 단일 비트 전 가산기 회로 계단식 하고 추가 할 수 있습니다 두 개의 다중 비트 바이너리 번호. 이러한 유형의 계단식 전체 가산기 회로 를 리플 캐리 가산기 회로 라고 합니다.
의 경우 리플 캐리 가산기 회로, 각 전 가산기의 수행합니다 것은 다음 가장 중요한 가산기 회로에서 캐리입니다. 캐리 비트가 다음 단계로 리플이되어 리플 캐리 가산기 회로라고합니다. 캐리 비트는 왼쪽에서 오른쪽으로 리플 (LSB에서 MSB로)됩니다.
위의 블록 다이어그램에서 우리는 두 개의 3 비트 이진수를 추가 합니다. 세 개의 완전 가산기 회로 가 함께 계단식으로 연결된 것을 볼 수 있습니다. 이 3 개의 완전 가산기 회로는 최종 SUM 결과를 생성하며, 이는 3 개의 개별 반가산기 회로에서 3 개의 합계 출력으로 생성됩니다. Carry out은 다음 중요한 가산기 회로에 직접 연결됩니다. 최종 가산기 회로 후, 수행은 최종 수행 비트를 제공합니다.
이러한 유형의 회로도 제한이 있습니다. 많은 수를 추가하려고하면 원치 않는 지연이 발생합니다. 이 지연을 전파 지연이라고합니다. 두 개의 32 비트 또는 64 비트 숫자를 추가하는 동안 최종 출력의 MSB 인 캐리 아웃 비트는 이전 논리 게이트의 변경을 기다립니다.
이러한 상황을 극복하려면 매우 높은 클럭 속도가 필요합니다. 그러나이 문제는 A 및 B 입력에서 캐리 인 비트를 생성하기 위해 병렬 가산기가 사용되는 캐리 룩 어드밴스 이진 가산기 회로를 사용하여 해결할 수 있습니다.
완전 가산기 회로의 실제 데모:
풀 가산기 로직 칩을 사용하고이를 사용하여 4 비트 이진수를 추가합니다. IC 74LS283N을 사용하는 TTL 4 비트 바이너리 가산기 회로를 사용합니다.
사용 된 구성 요소
- 4 핀 딥 스위치 2 개
- 4pcs 빨간색 LED
- 1pc 녹색 LED
- 8pcs 4.7k 저항기
- 74LS283N
- 5 개의 1k 저항기
- 브레드 보드
- 전선 연결
- 5V 어댑터
위 이미지에는 74LS283N 이 표시되어 있습니다. 74LS283N은 캐리 룩 어드밴스 기능이있는 4 비트 풀 가산기 TTL 칩입니다. 핀 다이어그램은 아래 회로도에 나와 있습니다.
핀 16과 핀 8은 각각 VCC와 접지이고, 핀 5, 3, 14 및 12는 처음 4 비트 번호 (P)이며 여기서 핀 5는 MSB이고 핀 12는 LSB입니다. 반면에 핀 6, 2, 15, 11은 두 번째 4 비트 번호이며 핀 6은 MSB이고 핀 11은 LSB입니다. 핀 4, 1, 13 및 10은 SUM 출력입니다. 핀 4는 MSB이고 핀 10은 수행이 없을 때 LSB입니다.
4.7k 저항은 DIP 스위치가 OFF 상태 일 때 로직 0을 제공하기 위해 모든 입력 핀에 사용됩니다. 저항으로 인해 로직 1 (바이너리 비트 1)에서 로직 0 (바이너리 비트 0)으로 쉽게 전환 할 수 있습니다. 우리는 5V 전원 공급 장치를 사용하고 있습니다. DIP 스위치가 켜져 있으면 입력 핀이 5V로 단락됩니다. SUM 비트를 나타 내기 위해 빨간색 LED를 사용하고 캐리 아웃 비트에 대해 녹색 LED를 사용했습니다.
또한 두 개의 4 비트 이진수를 추가하는 방법을 보여주는 아래 데모 비디오를 확인하십시오.