연산 증폭기 또는 연산 증폭기는 아날로그 전자 설계의 핵심 요소로 간주됩니다. 아날로그 컴퓨터 시대로 거슬러 올라가면 Op-Amp는 아날로그 전압을 사용하는 수학적 연산에 사용되었으므로 연산 증폭기라고합니다. 날짜까지 Op-Amp는 전압 비교, 차별화, 통합, 합산 및 기타 여러 가지 용도로 광범위하게 사용됩니다. 말할 필요도없이, 연산 증폭기 회로는 다른 목적으로 구현하기가 매우 쉽지만 종종 복잡성으로 이어지는 제한이 거의 없습니다.
주요 과제는 광범위한 응용 분야에서 연산 증폭기의 안정성 을 향상시키는 것 입니다. 해결책은 연산 증폭기 에서 주파수 보상 회로 를 사용하여 주파수 응답 측면에서 증폭기를 보상하는 것 입니다. 증폭기의 안정성은 다양한 매개 변수에 따라 크게 달라집니다. 이 기사에서는 주파수 보상의 중요성과이를 설계에 사용하는 방법을 이해해 보겠습니다.
연산 증폭기에 대한 빠른 기본 사항
연산 증폭기의 고급 응용 프로그램과 주파수 보상 기술을 사용하여 증폭기를 안정화하는 방법으로 바로 이동하기 전에 연산 증폭기에 대한 몇 가지 기본 사항을 살펴 보겠습니다.
증폭기는 개방 루프 구성 또는 폐쇄 루프 구성으로 구성 할 수 있습니다. 에서는 개방 루프 구성 들, 회로는 그와 관련된 어떠한 피드백도 없다. 그러나 폐쇄 루프 구성 에서 증폭기가 제대로 작동하려면 피드백이 필요합니다. 운영은 부정적인 피드백이나 긍정적 인 피드백을 가질 수 있습니다. 연산 증폭기의 포지티브 터미널에서 피드백 네트워크가 아날로그 인 경우 포지티브 피드백 이라고 합니다. 그렇지 않으면 네거티브 피드백 증폭기에는 네거티브 터미널에 연결된 피드백 회로가 있습니다.
연산 증폭기에서 주파수 보상이 필요한 이유는 무엇입니까?
아래 앰프 회로를 보겠습니다. 단순한 네거티브 피드백 비 반전 Op-Amp 회로입니다. 회로는 단일 이득 팔로워 구성 으로 연결됩니다.
위의 회로는 전자 제품에서 매우 일반적입니다. 우리 모두 알다시피, 증폭기는 입력에 걸쳐 매우 높은 입력 임피던스 를 가지며 출력 에 적절한 양의 전류를 제공 할 수 있습니다. 따라서 연산 증폭기는 낮은 신호를 사용하여 더 높은 전류의 부하를 구동 할 수 있습니다.
그러나 연산 증폭기가 부하를 안전하게 구동하기 위해 전달할 수있는 최대 전류는 얼마입니까? 위의 회로는 순수한 저항성 부하 (이상적인 저항성 부하)를 구동하기에 충분하지만 출력에 용량 성 부하를 연결하면 연산 증폭기가 불안정 해지고 최악의 경우 부하 커패시턴스 값에 따라 연산 증폭기가 발생할 수 있습니다. 진동하기 시작합니다.
용량 성 부하가 출력에 연결될 때 연산 증폭기가 불안정 해지는 이유를 살펴 보겠습니다. 위의 회로는 간단한 공식으로 설명 할 수 있습니다.
A cl = A / 1 + Aß
CL은 은 IS 폐쇄 루프 이득. A는 증폭기의 개방 루프 이득입니다. 그만큼
위의 이미지는 공식 및 네거티브 피드백 증폭기 회로를 나타냅니다. 이전에 언급 한 기존 네거티브 증폭기와 정확히 동일합니다. 둘 다 양극 단자에서 AC 입력을 공유하고 음극 단자에서 동일한 피드백을 갖습니다. 원은 합산 접합으로 두 개의 입력, 하나는 입력 신호에서, 다른 하나는 피드백 회로에서 제공합니다. 음, 증폭기가 네거티브 피드백 모드에서 작동 할 때 증폭기의 전체 출력 전압은 피드백 라인을 통해 합산 접합점으로 흐릅니다. 합산 접합에서 피드백 전압과 입력 전압이 합산되어 증폭기의 입력으로 다시 피드백됩니다.
이미지는 두 개의 게인 단계로 나뉩니다. 첫째, A를 보여주는 연산 증폭기는 독립형 개방 회로이므로 피드백이 직접 연결되지 않기 때문에 폐쇄 루프 네트워크이며 연산 증폭기 개방 루프 회로 이므로 완전한 폐쇄 루프 회로 를 보여줍니다.
합산 접합의 출력은 연산 증폭기 개방 루프 이득에 의해 더욱 증폭됩니다. 따라서이 완전한 것이 수학적 형태로 표현되면 합산 접합부의 출력은 다음과 같습니다.
Vin-Voutß
이것은 불안정성 문제를 극복하는 데 효과적입니다. RC 네트워크는 다른 고주파 극 효과를 지배하거나 제거하는 1 또는 0dB 이득에서 극을 생성합니다. 지배적 극 구성의 전달 함수는 다음과 같습니다.
여기서 A (s)는 보상되지 않은 전달 함수, A는 개방 루프 이득, ώ1, ώ2 및 ώ3은 각각 -20dB, -40dB, -60dB에서 이득이 롤오프되는 주파수입니다. 아래 의 Bode 플롯 은 연산 증폭기 출력에 지배적 극 보상 기술이 추가 된 경우 발생하는 현상을 보여줍니다. 여기서 fd는 지배적 극 주파수 입니다.
2. 밀러 보상
또 다른 효과적인 보상 기술은 밀러 보상 기술이며 부하 절연 저항 (널링 저항)이 있거나없는 간단한 커패시터를 사용하는 인 루프 보상 기술입니다. 이는 연산 증폭기 주파수 응답을 보상하기 위해 커패시터가 피드백 루프에 연결되어 있음을 의미합니다.
밀러 보상 회로는 아래와 같다. 이 기술에서 커패시터는 출력 양단의 저항으로 피드백에 연결됩니다.
회로는 R1과 R2에 따라 이득을 반전 시키는 단순한 네거티브 피드백 증폭기 입니다. R3은 널 저항이고 CL은 연산 증폭기 출력에 대한 용량 성 부하입니다. CF는 보상 목적으로 사용되는 피드백 커패시터입니다. 커패시터 및 저항 값은 증폭기 단계 유형, 극 보상 및 용량 성 부하에 따라 다릅니다.
내부 주파수 보상 기법
최신 연산 증폭기에는 내부 보상 기술이 있습니다. 내부 보상 기술에서 작은 피드백 커패시터는 두 번째 단계 공통 이미 터 트랜지스터 사이의 연산 증폭기 IC 내부에 연결 됩니다. 예를 들어 아래 이미지는 널리 사용되는 연산 증폭기 LM358의 내부 다이어그램입니다.
Cc 커패시터는 Q5 및 Q10에 연결됩니다. 보상 커패시터 (Cc)입니다. 이 보상 커패시터 는 증폭기의 안정성을 향상시킬 뿐만 아니라 출력 전체에서 발진 및 링잉 효과를 방지합니다.
연산 증폭기의 주파수 보상 – 실제 시뮬레이션
주파수 보상을보다 실질적으로 이해하기 위해 아래 회로를 고려하여 시뮬레이션 해 보겠습니다.
회로는 LM393을 사용하는 간단한 네거티브 피드백 증폭기입니다. 이 연산 증폭기에는 보상 커패시터가 내장되어 있지 않습니다. 하겠습니다 PSPICE의 회로 시뮬레이션 용량 성 부하의을 100pF로하고 낮은 고주파 동작에서 어떻게 수행되는지 확인한다.
이를 확인하려면 회로 의 개방 루프 이득과 위상 마진 을 분석 해야합니다. 그러나 위와 같이 정확한 회로를 시뮬레이션하면 폐쇄 루프 이득을 나타 내기 때문에 pspice에 대해서는 약간 까다 롭습니다. 따라서 특별한 고려가 필요합니다. pspice에서 개방 루프 이득 시뮬레이션 (게인 대 위상)을 위해 위의 회로를 변환하는 단계는 다음과 같습니다.
- 입력은 피드백 응답을 얻기 위해 접지됩니다. 출력에 대한 폐쇄 루프 입력은 무시됩니다.
- 반전 입력은 두 부분으로 나뉩니다. 하나는 전압 분배기이고 다른 하나는 연산 증폭기의 음극 단자입니다.
- 시뮬레이션 단계에서 두 개의 개별 노드와 식별 목적을 만들기 위해 두 부분의 이름이 변경되었습니다. 전압 분배기 섹션은 피드백으로 이름이 바뀌고 음극 단자는 Inv 입력으로 이름이 바뀝니다. (반전 입력).
- 이 두 개의 끊어진 노드는 0V DC 전압 소스와 연결됩니다. 이는 DC 전압의 관점에서 볼 때 두 노드 모두 회로가 현재 동작 지점 요구 사항을 충족하는 데 필수적인 동일한 전압을 갖기 때문입니다.
- AC 자극의 1V로 전압 소스를 추가합니다. 이렇게하면 AC 분석 중에 두 개의 개별 노드 전압 차이가 1이됩니다. 이 경우 한 가지 중요한 것은 피드백과 반전 입력의 비율이 회로 개방 루프 이득에 따라 달라진다는 것입니다.
위의 단계를 수행 한 후 회로는 다음과 같습니다.
회로는 15V +/- 전원 공급 레일을 사용하여 전원이 공급됩니다. 회로를 시뮬레이션하고 출력 보드 플롯을 확인하겠습니다.
회로에는 주파수 보상이 없기 때문에 예상대로 시뮬레이션은 낮은 주파수에서 높은 이득과 높은 주파수에서 낮은 이득을 보여줍니다. 또한 위상 마진이 매우 열악합니다. 0dB 게인에서 위상이 무엇인지 살펴 보겠습니다.
0dB 이득 또는 단일 이득 크로스 오버에서도 볼 수 있듯이 연산 증폭기는 단 100pF 용량 성 부하에서 6 도의 위상 편이를 제공합니다.
이제 주파수 보상 저항과 커패시터를 추가 하여 연산 증폭기 전체에 밀러 보상 을 생성 하고 결과를 분석하여 회로를 즉석에서 만들어 보겠습니다. 50 Ohms의 널 저항은 100pF 보상 커패시터로 연산 증폭기와 출력에 배치됩니다.
시뮬레이션이 완료되고 곡선은 다음과 같습니다.
이제 위상 곡선이 훨씬 좋아졌습니다. 0dB 이득에서의 위상 편이는 거의 45.5 도입니다. 주파수 보상 기술을 사용하면 증폭기 안정성이 크게 향상됩니다. 따라서 op-map의 안정성을 높이기 위해 주파수 보상 기술이 적극 권장된다는 것이 입증되었습니다. 그러나 대역폭은 감소합니다.
이제 우리 는 opamp 의 주파수 보상의 중요성 과 불안정성 문제를 피하기 위해 Op-Amp 설계에서 사용하는 방법을 이해했습니다. 튜토리얼을 읽고 유용한 것을 배우 셨기를 바랍니다. 질문이 있으시면 포럼이나 아래 댓글 섹션에 남겨주세요.