- 연산 증폭기의 기초
- 연산 증폭기 개방 루프 회로 (비교기)
- 연산 증폭기 폐 루프 회로 (앰프)
- 차동 증폭기 또는 전압 감산기
- 차동 증폭기의 이득을 설정하는 방법은 무엇입니까?
- 차동 증폭기 회로 시뮬레이션
- 하드웨어에서 차동 증폭기 회로 테스트
연산 증폭기는 원래 아날로그 수학적 계산 용으로 개발되었으며, 그 이후로 오늘날 많은 설계 응용 분야에서 유용한 것으로 입증되었습니다. 제 교수님이 올바르게 말했듯이 연산 증폭기는 산술 전압 계산기이므로 Summing Amplifier 회로를 사용하여 두 개의 주어진 전압 값을 더하고 차동 증폭기를 사용하여 두 전압 값의 차이를 더할 수 있습니다. 이 외에도 Op-Amp는 일반적으로 반전 증폭기 및 비 반전 증폭기로 사용됩니다.
연산 증폭기를 전압 가산기 또는 합산 증폭기로 사용하는 방법을 이미 배웠으므로이 자습서 에서는 연산 증폭기 를 차동 증폭기로 사용 하여 두 전압 값 간의 전압 차이를 찾는 방법을 배웁니다. 전압 감산기 라고도합니다. 또한 브레드 보드 에서 전압 감산기 회로 를 시도 하고 회로가 예상대로 작동하는지 확인합니다.
연산 증폭기의 기초
차동 연산 증폭기에 대해 알아보기 전에 연산 증폭기의 기본 사항을 빠르게 살펴 보겠습니다. Op-Amp는 장치에 전원을 공급하기위한 두 개의 터미널 (Vs +, Vs-)이있는 5 개의 터미널 장치 (단일 패키지)입니다. 나머지 3 개의 단자 중 2 개 (V +, V-)는 Inverting 및 Non-Inverting 단자라고하는 신호에 사용되며 나머지 1 개 (Vout)는 출력 단자입니다. 연산 증폭기의 기본 기호는 다음과 같습니다.
Op-Amp의 작동은 매우 간단합니다. 두 핀 (V +, V-)에서 다른 전압을 받아 이득 값으로 증폭하여 출력 전압 (Vout)으로 제공합니다. Op-Amp의 이득은 매우 높아서 오디오 애플리케이션에 적합합니다. 연산 증폭기의 입력 전압은 작동 전압보다 낮아야한다는 점을 항상 기억하십시오. 연산 증폭기에 대해 자세히 알아 보려면 다양한 연산 증폭기 기반 회로에서의 적용을 확인하십시오.
이상적인 Op-Amp의 경우 입력 임피던스는 매우 높을 것입니다. 즉, 입력 핀 (V +, V-)을 통해 전류가 Op-Amp로 흐르지 않습니다. 연산 증폭기의 작동을 이해하기 위해 연산 증폭기 회로를 개방 루프와 폐쇄 루프로 광범위하게 분류 할 수 있습니다.
연산 증폭기 개방 루프 회로 (비교기)
개방형 루프 연산 증폭기 회로에서 출력 핀 (Vout)은 어떤 입력 핀에도 연결되어 있지 않습니다. 즉, 피드백이 제공되지 않습니다. 이러한 개방 루프 조건에서 연산 증폭기는 비교기로 작동합니다. 간단한 연산 증폭기 비교기가 아래에 나와 있습니다. Vout 핀은 입력 핀 V1 또는 V2와 연결되어 있지 않습니다.
이 상태에서 V1에 공급되는 전압이 V2보다 크면 출력 Vout이 높아집니다. 마찬가지로 V2에 공급되는 전압이 V1보다 크면 출력 Vout이 낮아집니다.
연산 증폭기 폐 루프 회로 (앰프)
폐쇄 루프 연산 증폭기 회로에서 연산 증폭기의 출력 핀은 피드백 을 제공 하기 위해 입력 핀 중 하나와 연결됩니다. 이 피드백을 폐쇄 루프 연결이라고합니다. 폐쇄 루프 동안 Op-amp는 증폭기로 작동합니다. 이 모드에서는 op-amp가 버퍼, 전압 팔로워, 반전 증폭기, 비 반전 증폭기, 합산 증폭기, 차동 증폭기, 전압 감산기 등과 같은 많은 유용한 애플리케이션을 찾습니다. Vout 핀이 반전 단자에 연결되면 네거티브 피드백 회로 (아래 참조)라고하며 비 반전 단자에 연결된 경우 포지티브 피드백 회로라고합니다.
차동 증폭기 또는 전압 감산기
이제 우리의 주제 인 차동 증폭기를 살펴 보겠습니다. 차동 증폭기는 기본적으로 두 가지 전압 값을 받아이 두 값의 차이를 찾아 증폭합니다. 결과 전압은 출력 핀에서 얻을 수 있습니다. 기본 차동 증폭기 회로는 다음과 같습니다.
그러나 잠깐!, 이것은 피드백이없는 경우에도 기본적으로 Op-Amp가 수행하는 작업이 아닙니다. 두 개의 입력을 받아 출력 핀에 차이를 제공합니다. 그렇다면 왜 우리는 이러한 모든 멋진 저항이 필요한가요?
그렇습니다. 그러나 개방 루프 (피드백 없음)에서 사용할 때 연산 증폭기는 실제로 유용하지 않은 매우 높은 제어되지 않은 이득을 갖습니다. 따라서 위의 설계를 사용하여 음의 피드백 루프 에서 저항을 사용하여 이득 값을 설정합니다. 위의 회로에서 저항 R3은 음의 피드백 저항으로 작동하고 저항 R2 및 R4는 전위 분배기를 형성합니다. 이득 값은 올바른 저항 값을 사용하여 설정할 수 있습니다.
차동 증폭기의 이득을 설정하는 방법은 무엇입니까?
위에 표시된 차동 증폭기 의 출력 전압은 다음 공식에 의해 주어질 수 있습니다.
Vout = -V1 (R3 / R1) + V2 (R4 / (R2 + R4)) ((R1 + R3) / R1)
위의 공식은 중첩 정리를 사용하여 위 회로의 전달 함수에서 얻었습니다. 그러나 그것에 대해 많이 다루지 말자. R1 = R2 및 R3 = R4를 고려하여 위의 방정식을 더 단순화 할 수 있습니다. 그래서 우리는 얻을 것입니다
R1 = R2 및 R3 = R4 일 때 Vout = (R3 / R1) (V2-V1)
위의 공식에서 우리는 R3과 R1 사이의 비율이 증폭기의 이득과 같을 것이라는 결론을 내릴 수 있습니다.
이득 = R3 / R1
이제 위의 회로에 대한 저항 값을 대체하고 회로가 예상대로 작동하는지 확인하십시오.
차동 증폭기 회로 시뮬레이션
내가 선택한 저항 값은 R1 및 R2의 경우 10k이고 R3 및 R4의 경우 22k입니다. 이에 대한 회로 시뮬레이션은 아래와 같습니다.
시뮬레이션을 위해 V2에는 4V를, V1에는 3.6V를 공급했습니다. 공식에 따른 저항 22k 및 10k는 2.2 (22/10)의 이득을 설정합니다. 따라서 빼기는 0.4V (4-3.6)가되고 이득 값 2.2와 곱해 지므로 결과 전압은 위의 시뮬레이션에서와 같이 0.88V가됩니다. 앞서 논의한 공식을 사용하여 동일한 사항을 확인하겠습니다.
Vout = (R3 / R1) (V2-V1) R1 = R2 및 R3 = R4 = (22/10) (4-3.6) = (2.2) x (0.4) = 0.88v 일 때
하드웨어에서 차동 증폭기 회로 테스트
이제 재미있는 부분으로, 실제로 브레드 보드에 동일한 회로를 만들고 동일한 결과를 얻을 수 있는지 확인합니다. 저는 LM324 Op-Amp 를 사용하여 회로를 구축하고 이전에 구축 한 브레드 보드 전원 공급 장치 모듈을 사용하고 있습니다. 이 모듈은 5V 및 3.3V 출력을 제공 할 수 있으므로 5V 전원 레일을 사용하여 연산 증폭기에 전원을 공급하고 3.3V 전원 레일을 V1로 사용하고 있습니다. 그런 다음 RPS (Regulated Power Supply)를 사용하여 핀 V2에 3.7V를 제공했습니다. 전압의 차이는 0.4이고 이득은 2.2로 0.88V를 제공해야합니다. 이것이 바로 제가 얻은 것입니다. 아래 그림은 0.88V 판독 값이있는 설정 및 멀티 미터를 보여줍니다.
이것은 차동 연산 증폭기에 대한 우리의 이해가 정확하다는 것을 증명하고 이제 필요한 이득 값으로 자체적으로 설계하는 방법을 알고 있습니다. 전체 작업은 아래 주어진 비디오에서도 찾을 수 있습니다. 이러한 회로는 볼륨 제어 애플리케이션에서 더 자주 사용됩니다.
그러나 회로는 입력 전압 측 (V1 및 V2)에 저항이 있기 때문에 매우 높은 입력 임피던스를 제공하지 않고 높은 공통 모드 이득을 가지므로 CMRR 비율이 낮아집니다. 이러한 단점을 극복하기 위해 계측 증폭기라고하는 즉석 버전의 차동 증폭기가 있지만 다른 튜토리얼에서는 그대로 두겠습니다.
튜토리얼을 이해하고 차동 증폭기에 대해 즐겁게 배우 셨기를 바랍니다. 질문이 있으시면 댓글 섹션에 남겨 두거나 포럼을 사용하여 더 기술적 인 질문과 빠른 응답을 받으십시오.