전자 분야에서 디지털이라는 용어는 두 가지 상태의 형태로 데이터 생성, 처리 또는 저장을 나타냅니다. 두 상태는 HIGH 또는 LOW, 양수 또는 비 양수, 설정 또는 재설정으로 표시 될 수 있으며 이는 궁극적으로 이진입니다. 높음은 1이고 낮음은 0이므로 디지털 기술은 일련의 0과 1로 표현됩니다. 예를 들어 011010은 각 용어가 개별 상태를 나타냅니다. 따라서, 하드웨어에 걸림이 과정이라 총칭 래치 또는 플립 플롭, 멀티플렉서, 디멀티플렉서, 인코더, 디코더 등과 같은 특정 성분을 사용하여 수행되는 순차 논리 회로.
그래서 우리는 래치라고도 불리는 플립 플롭 에 대해 논의 할 것 입니다. 래치는 또한 두 개의 안정 상태로 쌍 안정 멀티 바이브레이터로 이해 될 수 있습니다. 일반적으로 이러한 래치 회로는 액티브 하이 또는 액티브 로우 일 수 있으며 각각 HIGH 또는 LOW 신호에 의해 트리거 될 수 있습니다.
일반적인 유형의 플립 플롭은 다음과 같습니다.
- RS 플립 플롭 (RESET-SET)
- D 플립 플롭 (데이터)
- JK 플립 플롭 (Jack-Kilby)
- T 플립 플롭 (토글)
위의 유형 중에서 JK 및 D 플립 플롭 만 통합 IC 형태로 제공되며 대부분의 애플리케이션에서도 널리 사용됩니다. 이 기사에서는 D 유형 플립 플롭에 대해 설명 합니다.
D 플립 플롭:
D 플립 플롭은 메모리 저장 요소 및 데이터 프로세서의 일부로도 사용됩니다. D 플립 플롭은 NAND 게이트 또는 NOR 게이트를 사용하여 만들 수 있습니다. 다용도로 인해 IC 패키지로 제공됩니다. D 플립 플롭의 주요 응용 분야는 버퍼로서 타이밍 회로에 지연을 도입하여 특정 간격으로 데이터를 샘플링하는 것입니다. D 플립 플롭은 JK 플립 플롭에 비해 배선 연결 측면에서 더 간단합니다. 여기서는 D 플립 플롭을 시연하기 위해 NAND 게이트 를 사용 합니다.
클럭 신호가 LOW 일 때마다 입력은 출력 상태에 영향을주지 않습니다. 입력이 활성화 되려면 클럭이 높아야합니다. 따라서 D 플립 플롭은 클록 신호가 제어 신호 인 제어 된 양방향 안정 래치입니다. 다시, 이것은 포지티브 에지 트리거 D 플립 플롭과 네거티브 에지 트리거 D 플립 플롭 으로 나뉩니다. 따라서 출력은 아래에서 설명하는 입력을 기반으로 두 개의 안정된 상태를 갖습니다.
D 플립 플롭의 진실 표:
시계 |
입력 |
산출 |
|
디 |
큐 |
큐' |
|
낮은 |
엑스 |
0 |
1 |
높은 |
0 |
0 |
1 |
높은 |
1 |
1 |
0 |
D (데이터)는 D 플립 플롭의 입력 상태입니다. Q 및 Q '는 플립 플롭의 출력 상태를 나타냅니다. 표에 따르면 입력에 따라 출력이 상태를 변경합니다. 그러나 고려해야 할 중요한 것은 이러한 모든 것이 클럭 신호가있을 때만 발생할 수 있다는 것입니다. 이것은 보완 입력에 대해서만 SR 플립 플롭과 똑같이 작동합니다.
논리 게이트를 사용한 D 플립 플롭의 표현:
입력 |
산출 |
|
입력 1 |
입력 2 |
출력 3 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
따라서 NAND 게이트 진리표를 비교하고 D 플립 플롭 진리표에 주어진 입력을 적용하여 출력을 분석 할 수 있습니다. 위의 어셈블리를 이전 상태 (Q ')가 0 인 것을 고려하여 3 단계 구조로 분석
때 D = 1 = HIGH CLOCK
출력: Q = 1, Q '= 0. 작동이 정확합니다.
사전 설정 및 지우기:
D 플립 플롭에는 PRESET 및 CLEAR라는 또 다른 두 개의 입력이 있습니다. CLEAR 핀에 대한 HIGH 신호는 Q 출력을 0으로 재설정합니다. 마찬가지로 PRESET 핀에 대한 HIGH 신호는 Q 출력을 1로 설정합니다. 따라서 이름 자체가 핀에 대한 설명을 설명합니다.
시계 |
입력 |
산출 |
|||
사전 설정 |
맑은 |
디 |
큐 |
큐' |
|
엑스 |
높은 |
낮은 |
엑스 |
1 |
0 |
엑스 |
낮은 |
높은 |
엑스 |
0 |
1 |
엑스 |
높은 |
높은 |
엑스 |
1 |
1 |
높은 |
낮은 |
낮은 |
0 |
0 |
1 |
높은 |
낮은 |
낮은 |
1 |
1 |
0 |
IC 패키지:
여기에 사용 된 IC는 HEF4013BP (Dual D-type flip-flop)입니다. 2 개의 개별 D 플립 플롭을 포함하는 14 핀 패키지입니다. 아래는 핀 다이어그램과 핀에 대한 해당 설명입니다.
핀 |
PIN 설명 |
큐 |
진정한 출력 |
큐' |
칭찬 출력 |
CP |
클록 입력 |
CD |
명확한 직접 입력 |
디 |
데이터 투입 |
SD |
PRESET- 직접 입력 |
V SS |
바닥 |
V DD |
전원 전압 |
필요한 구성 요소:
- IC HEF4013BP (듀얼 D 플립 플롭) – 1
- LM7805 – 1 아니요.
- 촉각 스위치 – 4No.
- 9V 배터리 – 1
- LED (녹색 – 1, 빨간색 – 1)
- 저항기 (1kὨ-4; 220kὨ -2)
- 브레드 보드
- 전선 연결
D 플립 플롭 회로도 및 설명:
여기 에서는 내부에 2 개의 D 형 플립 플롭이있는 D 플립 플롭 회로 를 시연하기 위해 IC HEF4013BP 를 사용했습니다. IC HEF4013BP 전원 소스 V DD의 범위는 0 ~ 18V이며 데이터 시트에서 데이터를 사용할 수 있습니다. 아래 스냅 샷은 그것을 보여줍니다. 출력에 LED를 사용했기 때문에 소스는 5V로 제한되었습니다.
우리는 LED 전압을 제한하기 위해 LM7805 레귤레이터를 사용했습니다.
D 플립 플롭의 실제 데모:
D (Data), PR (Preset), CL (Clear) 버튼은 D 플립 플롭의 입력입니다. 두 개의 LED Q 및 Q '는 플립 플롭의 출력 상태를 나타냅니다. 9V 배터리는 전압 조정기 LM7805의 입력 역할을합니다. 따라서 조정 된 5V 출력이 Vcc 및 IC에 대한 핀 공급으로 사용됩니다. 따라서 D의 다른 입력에 대해 해당 출력은 LED Q 및 Q '를 통해 볼 수 있습니다.
아래와 같이 핀 CLK, CL, D 및 PR은 일반적으로 초기 상태로 내려 오게된다. 따라서 기본 입력 상태는 모든 핀에서 LOW가됩니다. 따라서 진리표에 따른 초기 상태는 위와 같습니다. Q = 1, Q '= 0.
아래에서는 브레드 보드에 만들어진 D 플립 플롭 회로를 사용하여 D 유형 플립 플롭 의 다양한 상태를 설명했습니다.
상태 1:
시계 – 낮음; D – 0; PR – 0; CL – 1; Q – 0; Q '– 1
상태 1 입력의 경우 RED LED는 Q '가 HIGH임을 나타내고 GREEN LED는 Q가 LOW임을 나타냅니다. CLEAR가 HIGH로 설정 되면 위에서 설명한 것처럼 Q는 0으로 재설정되며 위에서 볼 수 있습니다.
상태 2:
클럭 – LOW; D – 0; PR – 1; CL – 0; Q – 1; Q '– 0
상태 2 입력의 경우 녹색 LED는 Q가 HIGH임을 나타내고 RED LED는 Q '가 LOW임을 나타냅니다. 위에서 설명한 것처럼 PRESET이 HIGH로 설정되면 Q는 1로 설정되며 위에서 볼 수 있습니다.
상태 3: 클럭 – LOW; D – 0; PR – 1; CL – 1; Q – 1; Q '– 1
상태 3 입력의 경우 RED 및 GREEN LED가 켜지면서 Q 및 Q '가 초기에 HIGH임을 나타냅니다. 버튼을 놓을 때 PR과 CL을 아래로 내리면 상태가 해제됩니다.
상태 4: 클럭 – HIGH; D – 0; PR – 0; CL – 0; Q – 0; Q '– 1
상태 4 입력의 경우 RED LED는 Q '가 HIGH임을 나타내고 GREEN LED는 Q가 LOW임을 나타냅니다. 이 상태는 안정적이며 다음 클럭 및 입력까지 그대로 유지됩니다. CLOCK이 LOW에서 HIGH 에지로 트리거되므로 CLOCK 버튼을 누르기 전에 D 입력 버튼을 눌러야합니다.
상태 5: 클럭 – HIGH; D – 1; PR – 0; CL – 0; Q – 1; Q '– 0
상태 5 입력의 경우 녹색 LED는 Q가 HIGH임을 나타내고 RED LED는 Q '가 LOW임을 나타냅니다. 이 상태도 안정적이며 다음 클럭 및 입력까지 그대로 유지됩니다. CLOCK이 LOW에서 HIGH 에지로 트리거되기 때문에 CLOCK 버튼을 누르기 전에 D 입력 버튼을 눌러야합니다.