- 기본 전류 미러 회로 개선
- Wilson Current Mirror 회로
- Wilson Current Mirror 기술의 장점과 한계
- Wilson Current Mirror 회로의 실제 예
- Widlar Current Mirror 기술
- Widlar Current Mirror 회로에 대한 출력 임피던스 분석 및 유도
이전 기사에서 전류 미러 회로와 트랜지스터 및 MOSFET을 사용하여 구축하는 방법에 대해 논의했습니다. 기본 전류 미러 회로는 BJT와 MOSFET의 두 가지 간단한 활성 구성 요소를 사용하거나 증폭기 회로를 사용하여 구성 할 수 있다는 사실에도 불구하고 출력은 완벽하지 않으며 외부 요소에 대한 특정 제한 및 종속성이 있습니다. 따라서 안정적인 출력을 얻기 위해 전류 미러 회로에 추가 기술이 사용됩니다.
기본 전류 미러 회로 개선
Current Mirror Circuit의 출력을 향상시키는 몇 가지 옵션이 있습니다. 솔루션 중 하나에서 하나 또는 두 개의 트랜지스터가 기존의 두 트랜지스터 설계 위에 추가됩니다. 이러한 회로의 구성은 이미 터 팔로워 구성을 사용하여 트랜지스터의 기본 전류 불일치를 극복합니다. 설계는 출력 임피던스의 균형을 맞추기 위해 다른 종류의 회로 구조를 가질 수 있습니다.
대형 회로의 일부로 현재 미러 성능을 분석하기위한 세 가지 기본 메트릭 이 있습니다.
1. 첫 번째 측정 항목은 정적 오류의 양입니다. 입력 전류와 출력 전류의 차이입니다. 차동 증폭기 이득과 차동 단일 종단 출력 변환의 차이가 공통 모드 및 전원 공급 장치의 제거 비율을 제어하기 때문에 차이를 최소화하는 것은 어려운 작업입니다.
2. 다음 가장 중요한 메트릭 전류원 출력 임피던스 또는 출력 컨덕턴스. 전류 소스가 능동 부하처럼 작동하는 동안 스테이지에 다시 영향을 미치기 때문에 중요합니다. 또한 다른 상황에서 공통 모드 이득에 영향을줍니다.
3. 전류 미러 회로의 안정적인 작동을 위해 마지막으로 중요한 메트릭은 입력 및 출력 단자에 위치한 파워 레일 연결에서 나오는 최소 전압 입니다.
따라서 위의 모든 성능 메트릭을 고려하여 기본 전류 미러 회로의 출력을 개선하기 위해 여기에서 널리 사용되는 전류 미러 기술인 윌슨 전류 미러 회로 및 Widlar 전류 소스 회로에 대해 설명합니다.
Wilson Current Mirror 회로
이 모든 것은 두 엔지니어 인 George R. Wilson과 Barrie Gilbert가 밤새 개선 된 전류 미러 회로를 만들기위한 도전으로 시작되었습니다. 조지 R. 윌슨이 1967 년 도전에서 승리했다는 것은 말할 필요도 없습니다. 조지 R. 윌슨의 이름에서 그가 설계 한 개선 된 전류 미러 회로는 윌슨 전류 미러 회로 라고 합니다.
Wilson 전류 미러 회로는 입력에서 전류를 받아들이고 전류의 정확한 복사본 또는 미러링 된 복사본을 출력에 제공하는 3 개의 활성 장치 를 사용 합니다.
위의 Wilson Current Mirror Circuit에는 BJT와 단일 저항 R1의 세 가지 활성 구성 요소가 있습니다.
여기서 두 가지 가정이 이루어집니다. 하나는 모든 트랜지스터가 동일한 전류 이득을 갖는다는 것입니다. 두 번째는 T1과 T2가 일치하고 동일한 트랜지스터이기 때문에 T1과 T2의 콜렉터 전류가 같다는 것입니다. 따라서
나는 C1 = 나는 C2 = 나는 C
그리고 이것은베이스 전류에도 적용됩니다.
나는 B1 = 나는 B2 = 나는 B
T3 트랜지스터의 기본 전류는 전류 이득으로 쉽게 계산할 수 있습니다.
나는 B3 = 나는 C3 / β… (1)
그리고 T3의 이미 터 전류는
I B3 = ((β + 1) / β) I C3 … (2)
위의 회로도를 보면 T3 이미 터를 통과하는 전류는 T2의 콜렉터 전류와 T1 및 T2의 기본 전류의 합입니다. 따라서, 나는 E3 = 나는 C2 + 나는 B1 + 나는 B2
이제 위에서 논의했듯이 이것은 다음과 같이 추가로 평가할 수 있습니다.
I E3 = I C + I B + I B I E3 = I C + 2I B
그 후, 나는 E3 = (1+ (2 / β)) 나는 C
I E3 는 (2)에 따라 변경할 수 있습니다.
((β + 1) / β)) 나는 C3 = (1+ (2 / β)) 나는 C
콜렉터 전류는 다음과 같이 쓸 수 있습니다.
나는 C = ((1+ β) / (β + 2)) 나는 C3 … (3)
회로도에 따라 다시 전류
위의 방정식은 입력 저항을 사용하여 세 번째 트랜지스터 콜렉터 전류 사이의 관계를 그릴 수 있습니다. 어떻게? 2 / (β (β + 2)) << 1이면 I C3 ≈ I R1 입니다. 출력 전류는 트랜지스터의베이스 이미 터 전압이 1V 미만이면 쉽게 계산할 수 있습니다.
I C3 ≈ I R1 = (V 1 – V BE2 – V BE3) / R 1
따라서 적절하고 안정적인 출력 전류를 위해서는 R 1 및 V 1 이 적절한 값에 있어야합니다. 회로를 정전류 소스로 사용하려면 R1을 정전류 소스로 교체해야합니다.
Wilson Current Mirror 회로 개선
Wilson 전류 미러 회로는 다른 트랜지스터를 추가하여 완벽한 정확도를 얻기 위해 더욱 개선 될 수 있습니다.
위의 회로는 Wilson 전류 미러 회로의 개선 된 버전입니다. 제 4 트랜지스터 (T4)가 회로에 추가된다. 추가 트랜지스터 T4는 T1 및 T2의 콜렉터 전압 균형을 유지합니다. T1의 콜렉터 전압은 V BE4와 같은 양만큼 안정화됩니다. 이것은 유한 한 결과
Wilson Current Mirror 기술의 장점과 한계
전류 미러 회로는 기존의 기본 전류 미러 회로와 비교할 때 몇 가지 장점 이 있습니다.
- 기본 전류 미러 회로의 경우 기본 전류 불일치가 일반적인 문제입니다. 그러나이 Wilson 전류 미러 회로는 사실상 기본 전류 균형 오류를 제거합니다. 이로 인해 출력 전류는 입력 전류를 기준으로 거의 정확합니다. 뿐만 아니라, 회로는 T3베이스에서 T1을 가로 지르는 네거티브 피드백으로 인해 매우 높은 출력 임피던스를 사용합니다.
- 향상된 Wilson 전류 미러 회로는 4 개의 트랜지스터 버전을 사용하여 만들어 졌으므로 고전류에서 작동하는 데 유용합니다.
- Wilson 전류 미러 회로는 입력에서 낮은 임피던스를 제공합니다.
- 추가 바이어스 전압이 필요하지 않으며이를 구성하는 데 최소한의 리소스가 필요합니다.
Wilson Current Mirror의 한계:
- Wilson 전류 미러 회로가 최대 고주파수로 바이어스되면 네거티브 피드백 루프로 인해 주파수 응답이 불안정 해집니다.
- 기본 2 트랜지스터 전류 미러 회로에 비해 컴플라이언스 전압이 더 높습니다.
- Wilson 전류 미러 회로는 출력에 노이즈를 생성합니다. 이는 출력 임피던스를 높이고 콜렉터 전류에 직접 영향을 미치는 피드백 때문입니다. 콜렉터 전류 변동은 출력 전체에 노이즈를 발생시킵니다.
Wilson Current Mirror 회로의 실제 예
여기서 Wilson 전류 미러는 Proteus를 사용하여 시뮬레이션됩니다.
세 가지 활성 구성 요소 (BJT)는 회로를 만드는 데 사용됩니다. BJT는 모두 동일한 사양의 2N2222입니다. 포트는 Q3 컬렉터에 추가로 반영되는 Q2 컬렉터의 전류를 변경하도록 선택됩니다. 출력 부하의 경우 10 Ohms 저항이 선택됩니다.
다음은 Wilson Current Mirror Technique-
비디오에서 Q2의 컬렉터에 프로그래밍 된 전압은 Q3 컬렉터에 반영됩니다.
Widlar Current Mirror 기술
또 다른 우수한 전류 미러 회로는 Bob Widlar가 발명 한 Widlar 전류 소스 회로 입니다.
회로는 두 개의 BJT 트랜지스터를 사용하는 기본 전류 미러 회로와 정확히 동일합니다. 그러나 출력 트랜지스터에 수정이 있습니다. 출력 트랜지스터는 이미 터 변성 저항을 사용하여 적당한 저항 값만 사용하여 출력에 낮은 전류를 제공합니다.
Widlar 전류 소스의 인기있는 응용 사례 중 하나는 uA741 연산 증폭기 회로입니다.
아래 이미지에는 Widlar 전류 소스 회로가 나와 있습니다.
회로는 두 개의 트랜지스터 T1 및 T2와 두 개의 저항 R1 및 R2로만 구성됩니다. 회로는 R2가없는 두 트랜지스터 전류 미러 회로와 동일합니다. R2는 T2 이미 터 및 접지와 직렬로 연결됩니다. 이 이미 터 저항은 T1에 비해 T2의 전류를 효과적으로 감소시킵니다. 이것은이 저항기 양단의 전압 강하에 의해 이루어지며,이 전압 강하는 출력 트랜지스터의베이스 이미 터 전압을 감소시켜 T2 양단의 콜렉터 전류를 감소시킵니다.
Widlar Current Mirror 회로에 대한 출력 임피던스 분석 및 유도
앞서 언급했듯이 T2 전류는 T1 전류에 비해 감소하므로 Cadence Pspice 시뮬레이션을 사용하여 추가 테스트 및 분석 할 수 있습니다. 아래 이미지에서 Widlar 회로 구성 및 시뮬레이션을 보겠습니다.
회로는 Cadence Pspice에서 구성됩니다. 동일한 사양을 가진 두 개의 트랜지스터가 회로에 사용됩니다 (2N2222). 전류 프로브는 Q2 및 Q1 콜렉터의 전류 플롯을 보여줍니다.
시뮬레이션은 아래 이미지에서 볼 수 있습니다.
위 그림에서 Q1의 콜렉터 전류 인 빨간색 플롯은 Q2에 비해 감소하고 있습니다.
회로의베이스-이미 터 접합에 KVL (Kirchhoff의 전압 법칙)을 적용하고, V BE1 = V BE2 + I E2 R 2 V BE1 = V BE2 + (β + 1) I B2 R 2
β 2 출력 트랜지스터이다. 시뮬레이션 그래프의 전류 플롯이 두 트랜지스터의 전류가 다른 것을 명확하게 보여주기 때문에 입력 트랜지스터와 완전히 다릅니다.
유한 β가 무시되고 I C1 을 I IN 으로 변경 하고 I C2 를 I OUT 으로 변경하면 위의 공식에서 최종 공식을 그릴 수 있습니다. 따라서,
Widlar 전류 소스의 출력 저항을 측정하려면 소 신호 회로가 유용한 옵션입니다. 아래 이미지는 Widlar 전류 소스에 대한 등가 소 신호 회로입니다.
전류 Ix는 회로의 출력 저항을 측정하기 위해 회로 전체에 적용됩니다. 따라서 옴 법칙에 따라 출력 저항 은
Vx / Ix
출력 저항, 그것은 - 이것도 R2의 좌측지면 걸쳐 Kirchoff의 법칙을 적용함으로써 결정될 수있다
다시 R2 접지를 통해 Kirchhoff의 전압 법칙을 입력 전류의 접지에 적용합니다.
V X = I X (R 0 + R 2) + I b (R 2 – βR 0)
이제 값을 변경하면 Widlar Current Mirror 회로 의 출력 저항 을 유도하는 최종 방정식은 다음 과 같습니다.
이것이 Wilson과 Widlar Current Mirror Techniques 를 사용하여 기본 전류 미러 회로의 설계를 개선하는 방법입니다.