'전계 효과 트랜지스터'에 대한 특허가 바이폴라 트랜지스터의 생성보다 20 년 이상 앞섰다는 사실을 아는 것은 놀라운 일입니다. 그러나 바이폴라 트랜지스터는 1960 년대에 바이폴라 트랜지스터로 만든 최초의 칩이 등장하면서 1980 년대에 MOSFET 제조 기술이 완성되어 곧 바이폴라 사촌을 추월하면서 더 빨리 상업적으로 잡을 수있었습니다.
1947 년에 포인트 콘택트 트랜지스터가 발명 된 후 상황이 빠르게 움직이기 시작했습니다. 이듬해에 최초의 바이폴라 트랜지스터가 발명되었습니다. 그런 다음 1958 년에 Jack Kilby는 동일한 다이에 하나 이상의 트랜지스터를 배치 한 최초의 집적 회로를 고안했습니다. 11 년 후, Apollo 11은 세계 최초의 임베디드 컴퓨터 인 혁신적인 Apollo Guidance Computer 덕분에 달에 착륙했습니다. 이는 게이트 당 3 개의 트랜지스터로만 구성된 원시 듀얼 3 입력 NOR 게이트 IC를 사용하여 만들어졌습니다.
이로 인해 바이폴라 트랜지스터를 사용하여 구성된 인기있는 TTL (트랜지스터-트랜지스터 로직) 계열 로직 칩이 탄생했습니다. 이 칩은 5V에서 실행되었으며 최대 25MHz의 속도로 실행될 수 있습니다.
이는 곧 Schottky 클램프 트랜지스터 로직으로 넘어 가고, 포화를 방지하기 위해베이스와 컬렉터에 쇼트 키 다이오드를 추가하여 저장 전하를 크게 감소시키고 스위칭 시간을 감소시켜 저장 전하로 인한 전파 지연을 줄였습니다.
또 다른 일련의 바이폴라 트랜지스터 기반 로직은 네거티브 전압에서 실행되는 ECL (Emitter Coupled Logic) 시리즈로, 기본적으로 표준 TTL 대응 부품 인 ECL이 최대 500MHz까지 실행할 수있는 것과 비교하여 '뒤로'작동합니다.
이 무렵 CMOS (Complementary Metal Oxide Semiconductor) 로직이 도입되었습니다. N 채널과 P 채널 장치를 모두 사용했기 때문에 이름이 보완되었습니다.
TTL VS CMOS: 장점 및 단점
가장 많이 언급 된 첫 번째는 전력 소비입니다. TTL은 CMOS보다 더 많은 전력을 소비 합니다.
이는 TTL 입력이 바이폴라 트랜지스터의베이스 일 뿐이며이를 켜기 위해 약간의 전류가 필요하다는 점에서 사실입니다. 입력 전류의 크기는 내부 회로에 따라 달라지며 최대 1.6mA까지 싱킹됩니다. 이는 많은 TTL 입력이 하나의 TTL 출력에 연결될 때 문제가됩니다. 이는 일반적으로 풀업 저항이거나 오히려 저조한 하이 사이드 트랜지스터 인 하나의 TTL 출력입니다.
반면에 CMOS 트랜지스터는 전계 효과입니다. 즉, 게이트에 전기장이 존재하면 반도체 채널이 전도에 영향을 미치기에 충분합니다. 이론적으로는 게이트의 작은 누설 전류를 제외하고는 전류가 흐르지 않으며, 이는 종종 피코 또는 나노 암페어 정도입니다. 그러나 이것은 고속에서도 동일한 저 전류 소비가 사실이라는 것을 의미하지는 않습니다. CMOS 칩의 입력에는 약간의 커패시턴스가 있으므로 유한 상승 시간이 있습니다. 높은 주파수에서 상승 시간이 빨라지도록하려면 MHz 또는 GHz 주파수에서 수 암페어 정도의 큰 전류가 필요합니다. 이 전류는 바이어스 전류가 신호와 함께 있어야하는 TTL과 달리 입력이 상태를 변경해야하는 경우에만 소비됩니다.
출력과 관련하여 CMOS 및 TTL에는 고유 한 장점과 단점이 있습니다. TTL 출력은 토템 폴 또는 풀업입니다. 토템 폴을 사용하면 출력이 레일의 0.5V 내에서만 스윙 할 수 있습니다. 그러나 출력 전류는 CMOS보다 훨씬 높습니다. 한편, 전압 제어 저항기와 비교할 수있는 CMOS 출력은 부하에 따라 공급 레일의 밀리 볼트 이내에서 출력 할 수 있습니다. 그러나 출력 전류는 제한적이며 종종 두 개의 LED를 구동하기에 충분하지 않습니다.
더 작은 전류 요구 사항 덕분에 CMOS 로직은 소형화에 매우 적합 하며 전류 요구 사항이 비현실적으로 높지 않으면서도 수백만 개의 트랜지스터를 작은 영역에 넣을 수 있습니다.
TTL이 CMOS에 비해 갖는 또 다른 중요한 장점은 견고성 입니다. 전계 효과 트랜지스터는 게이트와 채널 사이의 얇은 실리콘 산화물 층에 의존하여 절연을 제공합니다. 이 산화물 층은 나노 미터 두께이며 매우 작은 항복 전압을 가지며 고전력 FET에서도 거의 20V를 초과하지 않습니다. 따라서 CMOS는 정전기 방전 및 과전압에 매우 취약합니다. 입력이 부동 상태로 남아 있으면 천천히 전하를 축적하고 가짜 출력 상태 변화를 일으키므로 CMOS 입력이 일반적으로 풀업, 다운 또는 접지됩니다. 입력이 다이오드처럼 작동하고 임피던스가 낮기 때문에 노이즈에 덜 민감한 트랜지스터베이스이기 때문에 TTL은 대부분이 문제를 겪지 않습니다.
TTL 또는 CMOS? 어떤게 더 좋아?
CMOS 로직은 거의 모든면에서 TTL을 대체했습니다. TTL 칩은 여전히 사용할 수 있지만 사용에있어 실질적인 이점은 없습니다.
그러나 TTL 입력 레벨은 다소 표준화되어 있으며 많은 논리 입력은 여전히 'TTL 호환 가능'이라고 말하므로 호환성을 위해 CMOS가 TTL 출력 단계를 구동하는 것은 드문 일이 아닙니다. 전체 CMOS는 유틸리티 측면에서 확실한 승자입니다.
TTL 로직 제품군은 바이폴라 트랜지스터 를 사용하여 로직 기능을 수행하고 CMOS는 전계 효과 트랜지스터를 사용 합니다. CMOS는 일반적으로 TTL보다 더 민감 함에도 불구하고 훨씬 적은 전력을 소비합니다. CMOS와 TTL은 실제로 상호 교환이 불가능하며 저전력 CMOS 칩을 사용할 수 있기 때문에 현대 설계에서 TTL을 사용하는 경우는 드뭅니다.